摘要：介紹了OrCAD/PSpice9的特點(diǎn)，通過(guò)實(shí)例說(shuō)明了基于OrCAD/PSpice9環(huán)境下的電路優(yōu)化設計過(guò)程。

　　1. 引言

　　電子設計自動(dòng)化（EDA）是以電子系統設計軟件為工具，借助于計算機來(lái)完成數據處理、模擬評價(jià)、設計驗證等工序，以實(shí)現電子系統或電子產(chǎn)品的整個(gè)或大部分設計過(guò)程的技術(shù)。它具有設計周期短、設計費用低、設計質(zhì)量高、數據處理能力強，設計資源可以共享等特點(diǎn)。電路通用分析軟件OrCAD/PSpice9以其良好的人機交互性能，完善的電路模擬、仿真、設計等功能，已成為微機級EDA的標準系列軟件之一。本文基于OrCAD/PSpice9的電路優(yōu)化設計方法，通過(guò)實(shí)例分析了有源濾波器的優(yōu)化設計過(guò)程。

　　2. OrCAD/PSpice9軟件的特點(diǎn)

　　OrCAD/PSpice9是美國OrCAD INC.公司研制的一種電路模擬及仿真的自動(dòng)化設計軟件，它不僅可以對模擬電路、數字電路、數/�；旌想娐返冗M(jìn)行直流、交流、瞬態(tài)等基本電路特性的分析，而且可以進(jìn)行蒙托卡諾（Monte Carlo）統計分析，最壞情況（Worst Case）分析、優(yōu)化設計等復雜的電路特性分析。相比PSpice8.0及以前版本，具有如下新的特點(diǎn)：

　　改變了批處理運行模式�？梢栽赪INDOWS環(huán)境下，以人機交互方式運行。繪制好電路圖，即可直接進(jìn)行電路模擬，無(wú)需用戶(hù)編制繁雜的輸入文件。在模擬過(guò)程中，可以隨時(shí)分析模擬結果，從電路圖上修改設計。

　　以OrCAD/Capture作為前端模塊。除可以利用Capture的電路圖輸入這一基本功能外，還可實(shí)現OrCAD中設計項目統一管理，具有新的元器件屬性編輯工具和其他多種高效省時(shí)的功能。

　　將電路模擬結果和波形顯示分析兩大模塊集成在一起。Probe只是作為其中的一個(gè)窗口，這樣可以啟動(dòng)多個(gè)電路模擬過(guò)程，隨時(shí)修改電路特性分析的參數設置，并可在重新進(jìn)行模擬后繼續顯示、分析新的模擬結果。

　　引入了模擬類(lèi)型分組的概念。每個(gè)模擬類(lèi)型分組均有各自的名稱(chēng)，分析結果數據單獨存放在一個(gè)文件中，同一個(gè)電路可建立多個(gè)模擬類(lèi)型分組，不同分組也可以針對同一種特性分析類(lèi)型，只是分析參數不同。

　　擴展了模型參數生成軟件的功能。模型參數生成軟件ModelED可以統一處理以文本和修改規范兩種形式提取模型參數；新增了達林頓器件的模型參數提��；完成模型參數提取后，自動(dòng)在圖形符號庫中增添該器件符號。

　　增加了亞微米MOS器件模型EKV2-6.EKV2-6是一種基于器件物理特性的模型，適用于采用亞微米工藝技術(shù)的低壓、小電流模擬電路和數/�；旌想娐返哪�擬分析。

　　3. 電路優(yōu)化設計

　　所謂電路優(yōu)化設計，是指在電路的性能已經(jīng)基本滿(mǎn)足設計功能和指標的基礎上，為了使得電路的某些性能更為理想，在一定的約束條件下，對電路的某些參數進(jìn)行調整，直到電路的性能達到要求為止。OrCAD/PSpice9軟件中采用PSpice Optimizer模塊對電路進(jìn)行優(yōu)化設計，可以同時(shí)調整電路中8個(gè)元器件的參數，以滿(mǎn)足最多8個(gè)目標參數和約束條件的要求�？梢愿鶕�給定的模型和一組晶體管特性數據，優(yōu)化提取晶體管模型參數。

　　3.1  電路優(yōu)化基本條件

　　調用PSpice Optimizer模塊對電路進(jìn)行優(yōu)化設計的基本條件如下：

　　電路已經(jīng)通過(guò)了PSpice的模擬，相當于電路除了某些性能不夠理想外，已經(jīng)具備了所要求的基本功能，沒(méi)有其他大的問(wèn)題。

　　電路中至少有一個(gè)元器件為可變的值，并且其值的變化與優(yōu)化設計的目標性能有關(guān)。在優(yōu)化時(shí)，一定要將約束條件（如功耗）和目標參數（如延遲時(shí)間）用節點(diǎn)電壓和支路電流信號表示。

　　存在一定的算法，使得優(yōu)化設計的性能能夠成為以電路中的某些參數為變量的函數，這樣PSpice才能夠通過(guò)對參數變化進(jìn)行分析來(lái)達到衡量性能好壞的目的。

　　3.2 電路優(yōu)化設計步驟

　　調用PSpice Optimizer進(jìn)行電路優(yōu)化設計，一般按以下4個(gè)步驟：

　�。�1） 新建設計項目，完成電路原理圖設計。這一歩的關(guān)鍵是在電路中放置OPTPARAM符號，用于設置電路優(yōu)化設計過(guò)程中需要調整的元器件名稱(chēng)及有關(guān)參數值；

　�。�2） 根據待優(yōu)化的特性參數類(lèi)別調用PSpice A/D進(jìn)行電路模擬檢驗，確保電路設計能正常工作，基本滿(mǎn)足功能和特性要求；

　�。�3） 調用PSpice Optimizer模塊，設置可調整的電路元器件參數、待優(yōu)化的目標參數和約束條件等與優(yōu)化有關(guān)的參數。這一歩是優(yōu)化設計的關(guān)鍵。優(yōu)化參數設置是否合適將決定能否取得滿(mǎn)意的優(yōu)化結果；

　�。�4） 啟動(dòng)優(yōu)化迭代過(guò)程，輸出優(yōu)化結果。

　　3.3 電路優(yōu)化設計實(shí)例濾波器電路如圖2所示。優(yōu)化目標要求中心頻率（Fc）為10Hz；3dB帶寬（BW）為1Hz，容差為10%；增益（G）為10，容差為10%.

　　gain、Rfc和Rbw，用來(lái)調整中心頻率、帶寬以及增益，且這種調整是相互影響的。三個(gè)可變電阻的阻值是由滑動(dòng)觸點(diǎn)的位置SET確定的，顯然SET值的范圍為0-1，所以將三個(gè)電位器的位置參數分別設置為aG、aBW和aFc.

　　由于對濾波器的優(yōu)化設計是交流小信號分析，因此應將分析類(lèi)型“Analysis type”設置為“AC Sweep/Noise”；掃描類(lèi)型“AC Sweep Type”設置為“Logarithmic”：“Points/Decade”設置為100；起始頻率“Start”和終止頻率“End”分別設置為1Hz和100Hz.

　　設置好待調整的元器件參數以后，調用PSpice Optimizer模塊并在優(yōu)化窗口中設置增益（G）、中心頻率（Fc）和帶寬（BW）三個(gè)優(yōu)化指標。并利用PSpice中提供的特征值函數定義這三個(gè)優(yōu)化指標.

　　調用PSpice A/D進(jìn)行模擬計算，在相應窗口中顯示中心頻率的值為8.3222，帶寬為0.712187，增益為14.8106.顯然這與要求的設計指標有差距，需要通過(guò)優(yōu)化設計達到目標。

　　在優(yōu)化窗口中選擇執行Tune/Auto/Start子命令，即可開(kāi)始優(yōu)化過(guò)程。

　　可見(jiàn)，對電路進(jìn)行優(yōu)化設計后，電路指標均能滿(mǎn)足設計要求。另外，完成優(yōu)化設計后，還可以從不同角度顯示和分析優(yōu)化結果。

　　4. 結束語(yǔ)

　　從上面的例子可以看出，當電路的功能已經(jīng)大致完成，但仍需要對一些指標進(jìn)行優(yōu)化，這時(shí)調用PSpice Optimizer來(lái)完成這一優(yōu)化過(guò)程是相當方便的。如果用戶(hù)能夠觀(guān)察出具體是什么因素影響了電路的某項性能，從而知道調節哪些參數可使該性能更加理想；那么，應用PSpice Optimizer對該電路進(jìn)行調整也是完全合適的。

　　需要強調的是，PSpice Optimizer的自動(dòng)化設計程度也是相對的，如果所設計的電路距離它的基本功能還相差甚遠的話(huà)，用PSpice Optimizer來(lái)進(jìn)行優(yōu)化設計是很難達到理想效果的。同時(shí)它不能創(chuàng )建電路，不能對電路中的敏感元素進(jìn)行優(yōu)化設計。